처음 업계에선 0.33 NA EUV로 멀티패터닝 하는게 어려운게 아니라고 여겨졌으나

지금은 EUV로 멀티패터닝 하는게 굉장히 어렵고 그마저도 더블패터닝이 한계라고 여겨집니다

하지만 더블패터닝을 하더라도 오버레이는 굉장히 어려울것입니다

그렇기에 업계는 싱글패터닝을 한계까지 활용하려고 합니다


싱글패터닝의 한계는 32nm~30nm로 추정됩니다

TSMC의 5nm가 한때는 M2P 28nm라는 소문이 있었고 많은 전문가들이 그렇게 믿어왔으나 30nm인걸로 보입니다

삼성은 4nm에서 M2P 32nm를 가집니다

4nm와 호환되는 삼성의 3nm도 같은 32nm를 가질것입니다


TSMC의 3nm공정에서는 두가지 선택이 있습니다


1. 0.33NA EUV 더블패터닝

2. 0.55 NA EUV로 싱글패터닝


2번의 장점은 이렇습니다

- 패터닝 비용 10% 감소, 웨이퍼 사이클 시간 20% 감소

- 처리량 증가

- 가장자리 배치 오류 해결 (오버레이의 어려움 피함)

- 디자인 유연성 (특정 디자인은 단일 마스크에서만 가능)


하지만 0.55NA EUV가 2024년 생산될걸로 예상되는데 먼저 양산하는쪽이 막대한 이익을 챙기는 반도체업계 특성상 3nm공정에는 1번을 사용할 것입니다


TSMC의 3nm는 5nm보다 70% 많은 트랜지스터 밀도를 가진다고 합니다

추정 M2P는 24nm ~ 21nm입니다